


ROTEIRO PROJETO 7




DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

PROJETO 7

- Abrir o projeto-07.
- Criar um arquivo de inicialização de memória com 1024 palavras de 8 bits.
- Criar uma memória do mesmo tamanho. Usar On-Chip RAM do IP Catalog.
- Habilitar a inicialização de memória e selecionar o arquivo criado.
- Adicionar o conversor para display de 7 segmentos (arquivo seven_seg.v).





Para abrir o projeto 07

No Quartus:


Menu **File** -> **Open project** -> Vá a pasta Material do curso, caminho abaixo -> Abra o arquivo **projeto.qpf**

Caminho para o arquivo:

\TRN\Roteiros\Projeto 07\projeto-07



Para adicionar *Seven-Seg*




No Quartus:

Menu **Assignments** -> **Settings..** -> Em Settings **Files** -> (...) -> Selecionar arquivo **seven_seg.v**

Observação:


Arquivos na pasta do projeto nem sempre estarão no projeto, assim como podem ter arquivos que não estarão na pasta do projeto mas estarão sendo utilizados no projeto.



Para criar um arquivo de inicialização

No Quartus:

Menu **File** -> **New...** -> Em New **Memory Files** -> **Hexadecimal (Intel-Format) File**




Para criar uma lógica na memória

Selecione todas as células e clique sobre as células com o botão direito do *mouse*, clique em **Custom Fill Cells**.

Observação:

As células podem ser selecionadas clicando com o botão esquerdo do mouse sobre uma célula e apertando o atalho no teclado CTRL+A ou pelo Menu **Edit -> Select All**



Para criar uma lógica na memória (cont)

Aqui, iremos iniciar a memória, conforme imagem ao lado, feito o procedimento, clique em **OK**

Custom Fill Cells

Allows you to custom fill an address range with either a repeating sequence, or from a starting point with incrementing or decrementing values.

Address range

The current address radix is: unsigned decimal

Starting address: 0 Ending address: 1023

Custom value(s)

The current memory radix is: unsigned decimal

☐ Repeating sequence (numbers can be delimited by either a space or a comma)

☒ Incrementing / decrementing

Starting value: 1

Increment by 3



(1)

(2) OK Cancel Help

Para alterar a visualização

No Quartus:

Menu **View** -> **Memory Radix** -> **Hexadecimal** -> Salvar o arquivo com o nome intuitivo em Menu **File** -> **Save**



IP Catalog

No Quartus:


IP Catalog -> **On Chip Memory** -> Duplo clique em **RAM 1-PORT**

Observação:

A opção do **IP Catalog** se encontra por padrão no canto direito da tela.

Caso não seja encontrado o **IP Catalog**, No Quartus vá em Menu **View -> Utility Windows -> IP Catalog** ou use o atalho no teclado **ALT+7** para tornar o **IP Catalog** visível.

No campo de pesquisa , pode-se utilizar a palavra chave “ram” a fim de facilitar a pesquisa.




(Obs)




IP Catalog (Cont)

Salve o arquivo digitando o nome do arquivo no campo **IP variation file name** após o caminho a ser salvo, no exemplo está como “onchip_ram”.




Para parametrizar a memória

Após clicar em **OK**, a tela *MegaWizard Plug-in Manager* se abrirá, onde será parametrizada a memória, nesta tela será alterada o campo **Words** para **1024**.




Para parametrizar a memória (cont)

Após clicar em **Next** na tela anterior, na subdivisão **Regs/Clock/Byte Enable/Aclrs**, será desmarcada a opção **'q' output port**.




Para parametrizar a memória (cont)

Já na subdivisão **Mem Init**, iremos inserir o arquivo de inicialização **mem_init.hex**




Para parametrizar a memória (cont)

Já na aba **Summary**, marcamos o campo **onchip_ram_inst.v**, assim, podemos finalizar.



Para parametrizar a memória (cont)



(11)

Yes

No

Help

Para parametrizar a memória (cont)

(12)

Observação:

Em **Project Navigator** -> **IP Components**, pode-se verificar que o componente *onchip_ram* foi adicionado com sucesso.

Quartus Prime Lite Edition - C:/TRN/Roteiros/Projeto 07/projeto-07/projeto - projeto

File Edit View Project Assignments Processing Tools Window Help

projeto

Project Navigator IP Components

	Entity	IP Component	Version
✓	onchip_ram	RAM: 1-PORT	20.1

projeto.v

Addr	+0	+1	+2	+3	+4	+5	+6	+7	ASCII
0	01	04	07	0A	0D	10	13	16	
8	19	1C	1F	22	25	28	2B	2E	..."%{+.
16	31	34	37	3A	3D	40	43	46	147:=@CF
24	49	4C	4F	52	55	58	5B	5E	ILORUX[^
32	61	64	67	6A	6D	70	73	76	adgjmpsv
40	79	7C	7F	82	85	88	8B	8E	y
48	91	94	97	9A	9D	A0	A3	A6	


Para instanciar a memória

No Quartus:

Menu **Edit** -> **Insert File...**

Observação:

Se a opção **Insert File...** não estiver disponível, abra o arquivo **projeto.v** caso ele não esteja aberto e deixe o **projeto.v** como a janela ativa do Quartus.




Para instanciar a memória (cont)

Observação:

O programa já vem estruturado, apenas devemos editá-lo conforme necessidade.

```
74 assign LEDR = r_contador;
75
76 //instancia da memória
77
78 onchip_ram onchip_ram_inst (
79     .address ( address_sig ),
80     .clock ( clock_sig ),
81     .data ( data_sig ),
82     .wren ( wren_sig ),
83     .q ( q_sig )
84 );
85
86
87 endmodule
88
```



Para configurar a conexão da memória


Observação:

Configuração da memória na imagem ao lado.

```
84 // instancia da memória
85
86 onchip_ram onchip_ram_inst (
87     .address ( r_contador ),
88     .clock    ( w_sysclk ),
89     .data     ( 8'd0 ),
90     .wren     ( 1'b0 ),
91     .q        ( w_memdata )
92 );
93
94 wire [7:0] w_memdata;
95
```

Para instanciar o conversor de 7 segmentos

Copiar o portmap do arquivo **seven_seg.v** para o **projeto.v**, o qual alteraremos.



The screenshot shows the Quartus Prime Lite Edition interface. The title bar indicates the project path: C:/TRN/Roteiros/Projeto 07/projeto-07/projeto - projeto. The menu bar includes File, Edit, View, Project, Assignments, Processing, Tools, Window, and Help. The toolbar contains various icons for file operations and simulation. The Project Navigator on the left shows a list of files: seven_seg.v, projeto.v, projeto.sdc, mem_init.hex, and onchip_ram.qip. The main editor window displays the Verilog code for the seven_seg module. The code defines an input in_8bit [7:0], two output registers hex0 and hex1 [7:0], and a case statement for in_8bit[3:0] that maps 4-bit values to 8-bit hex outputs.

```
1 module seven_seg (  
2     input [7:0] in_8bit,  
3     output reg [7:0] hex0,  
4     output reg [7:0] hex1  
5 );  
6  
7 always @*  
8 begin  
9     hex0[7] = 1'b1;  
10    case(in_8bit[3:0])  
11        4'h1: hex0[6:0] = 7'b1111001;  
12        4'h2: hex0[6:0] = 7'b0100100;  
13        4'h3: hex0[6:0] = 7'b0110000;  
14        4'h4: hex0[6:0] = 7'b0011001;  
15        4'h5: hex0[6:0] = 7'b0010010;  
16        4'h6: hex0[6:0] = 7'b0000010;  
17        4'h7: hex0[6:0] = 7'b1111000;  
18        4'h8: hex0[6:0] = 7'b0000000;
```

Para instanciar o conversor de 7 segmentos

Observação:



Na imagem ao lado, temos a memória e o conversor 7-seg adicionados ao código e configurados, assim compilamos para verificar possíveis erros de programação.

```
75  
76 // instancia da memória  
77  
78 onchip_ram onchip_ram_inst (  
79     .address ( r_contador ),  
80     .clock ( w_sysclk ),  
81     .data ( 8'd0 ),  
82     .wren ( 1'b0 ),  
83     .q ( w_mem_data )  
84 );  
85  
86 wire w_mem_data;  
87  
88 // instancia conversor 7-seg  
89  
90 seven_seg u1 (  
91     .in_8bit ( w_mem_data ),  
92     .hex0 ( HEX0 ),  
93     .hex1 ( HEX1 )  
94 );  
95
```

Para compilar o projeto

No Quartus:

Menu **Processing** -> **Start Compilation**




Tasks			Compilation	≡	🔍	×
	Task		Time			
✓	▼	▶ Compile Design	00:00:34			
✓	>	▶ Analysis & Synthesis	00:00:16			
✓	>	▶ Fitter (Place & Route)	00:00:10			
✓	>	▶ Assembler (Generate programming files)	00:00:04			
✓	>	▶ Timing Analysis	00:00:04			
	>	▶ EDA Netlist Writer				
		■ Edit Settings	(3)			
		▶ Program Device (Open Programmer)				

Para visualizar o esquemático no RTL Viewer

No Quartus:

Menu **Tools** -> **Netlist Viewers** -> **RTL Viewer**





Visualização mais próxima
ao pedido do laboratório.

Para gravar o kit

No Quartus:


Menu **Tools** -> **Programmer** -> no Programmer selecionar a checkbox **Program/Configure** caso ela não esteja selecionada -> **Start**. Ao final da gravação, o Programmer deverá mostrar a aba de progresso como “100% successful”, contemplando o sucesso da gravação.



Para testar no Kit DE10-Lite

A KEY[0] realiza a incrementação com detecção de borda dos 10 leds, do HEX0 e HEX1, enquanto a KEY[1] realiza o reset, voltando os leds e displays de 7-seg ao estado padrão.

KEY[0]	KEY[1]	LEDR[9:0]	HEX[1:0]
Pressionada	Não Pressionada	Incrementa	Incrementa
Indiferente	Pressionada	Reset	Reset



Obrigado

